PATENT ABSTRACTS OF JAPAN

(11)Publication number: 09-090406 (43)Date of publication of application: 04.04.1997

(51)Int.Cl. G02F 1/136

(21)Application number: 07–249835 (71)Applicant: TOSHIBA CORP
(22)Date of filing: 27.09.1995 (72)Inventor: JINNAI NORIHIDE

SHIBUSAWA MAKOTO HONJO MASUSHI


MIURA YASUNORI KATSUKADO RAMESHIYU

(54) LIQUID CRYSTAL DISPLAY DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a liquid crystal display device lowered in source resistance and drain resistance without increasing photolithography stages.

SOLUTION: Gate electrodes 2, gate insulating films 3, semiconductor layers 4 and semiconductor protective layers 5 are formed on a glass substrate 1. An n+ Type low resistance semiconductor layers 6a, 6b consisting of amorphous silicon heavily doped with phosphorus are formed on both sides of the semiconductor protective layers 5. Molybdenum layers 7, ITO layers 8 and molybdenum layers 9 are laminated and formed. Display pixel electrodes 8c connected to the source electrodes 10a of the ITO layers 8 are formed and drain electrodes 10b are formed. A protective film 12 is formed on the surface, by which a matrix array substrate 13 is formed. The matrix array substrate 13 and a counter substrate 24 are stuck and liquid crystals 35 are sealed and held therebetween. Even if oxidized films are formed on the molybdenum layers 9 at the time of forming the ITO layers 8 on the molybdenum layers 9, the molybdenum layers have electrical conductivity and, therefore, the characteristics of the



LEGAL STATUS

TRs do not degrade.

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

Date of registration

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁 (JP)

G02F 1/136

(51) Int.CL6

(12) 公開特許公報(A)

FТ

G 0 2 F 1/136

庁内整理番号

(11)特許出願公開番号 特開平9-90406

(43) 公開日 平成9年(1997) 4月4日

500

技術表示箇所

		審查請求	未請求 請求項の数6 OL (全 6 頁)
(21)出願番号	特顧平7-249835	(71)出蹟人	000003078
			株式会社東芝
(22) 出願日	平成7年(1995)9月27日		神奈川県川崎市幸区堀川町72番地
		(72)発明者	神内 紀秀
			神奈川県横浜市磯子区新杉田町8 株式会
			社東芝横浜事業所内
		(72)発明者	渋沢 誠
			神奈川県横浜市磯子区新杉田町8 株式会
			社束芝横浜事業所内
		(72)発明者	本城 益司
			神奈川県横浜市磯子区新杉田町8 株式会
			社東芝横浜事業所内
		(74)代理人	弁理士 機澤 裏 (外2名)
			最終頁に続く

(54) 【発明の名称】 被晶表示装置


(57)【要約】

【課題】 フォトリソグラフィ工程を増やすことなく、 ソース抵抗およびドレイン抵抗を低くした液晶表示装置 を提供する。

識別記号

500

【解決手段】 ガラス基板1上に、ゲート電館2、ゲー ・ 冷緑膜3、半導体隔45よび半導体保護局5を形成す る、半導体保護層5の両側に、りんを多量にドーピング したアモルファスシリコンのn・型低低抗半導体層6a、 6bを形成し、モリブデン層7、1 TO層8カナン電極10a と連続して表示画素電極8cを形成するとともに、ドレイ 電極10bを形成する。表面に保護機位を形成し、マト リクスアレイ基板13を形成する。マトリクスアレイ基板 13および対向基板21を貼着して、液晶55を対人挟持す る。モリブデン層9上に前で個常を形成する際に、モ リブデン層9上に前で脱形成されても零電性を有して いるので、トランジスタの物性は低下しない。



【特許請求の範囲】

【請求項1】 絶縁性基板上に形成される第1の導電膜 のゲート電極 このゲート電極を被覆するゲート絶縁 膜、このゲート絶縁膜の上に形成された半導体層と、少 なくとも一部が酸化されても導電性を有し前記半導体層 ト方に形成された第2の導霊膜、この第2の導霊膜に接 続され透光性酸化物準電膜を含むドレイン電極および表 示画素電極と一体に形成されるソース電極とを備えた薄 膜トランジスタを有するアレイ基板と、

このアレイ基板に対向して設けられる対向基板と、

前記アレイ基板および対向基板間に配設される液晶とを 旦備したことを特徴とする液晶表示装置。

【請求項2】 第2の導電膜は、中心に金属、表面に酸 化物を有し、この酸化物の抵抗のチャネル抵抗に対する 比率は2%以下であることを特徴とする請求項1記載の 液晶表示装置。

【請求項3】 第2の導電膜は、酸化されても導電性を 有することを特徴とする請求項1または2記載の液晶表 示装置.

【請求項4】 第2の導電膜は、導電性を有する材料お よびこの材料の酸化物の積層膜であることを特徴とする 請求項1ないし3いずれか記載の液晶表示装置。

【請求項5】 第2の漢霊際は、モリブデン、スズおよ び亜鉛の少なくとも1つで構成されることを特徴とする 請求項1ないし4いずれか記載の液晶表示装置。

【請求項6】 第2の導電膜は、モリブデン、スズおよ び亜鉛の少なくともいずれか1つを主成分とすることを 特徴とする請求項1ないし5いずれか記載の液晶表示装

【発明の詳細を説明】

[0001]

【発明の属する技術分野】本発明は、ソース抵抗および ドレイン抵抗を低減させた液晶表示装置に関する。 [00021

【従来の技術】従来の液晶表示装置としては、たとえば 特開平6-43487号公報に記載の構成が知られてい る。この特開平6-43487号公報に記載の構成は、 絶縁性基板上に第1の導電膜のゲート電極が形成され、 このゲート電極を覆うようにゲート絶縁膜が形成され、 このゲート絶縁膜上には低抵抗半導体層が形成され、こ の低抵抗半導体層上にはチタン(Ti)層およびITO (Indium Tin Oxide) の透光性酸化物導電膜を介して金 属膜が形成されてソース電極およびドレイン電極を形成 している。

[0003]

【発明が解決しようとする課題】しかしながら、低抵抗 半導体層および透光性酸化物導電膜の間にチタン層が介 在しているため、チタン層上にスパッタリング法により 透光性酸化物導電膜を成膜する場合、スパッタガスには 不活性ガスと酸素(O2)の混合ガスを用いるので、チ あるため。 チタン層でソースおよびドレイン抵抗の F昇 を招き、薄膜トランジスタの特性は零化してしまう。 【0004】そして、透光性酸化物導電膜であるITO の成膜の際のチタン層の酸化は、成膜時の〇。の導入量 が多いほど顕著であり、成膜温度が高いほど顕著であ

タン層は酸化される。また、チタンの酸化物は絶縁体で

る。このため、チタン層の酸化を抑えるには、透光性酸 化物導電膜であるITOの成膜時のO。の導入量を少な くするか、成膜温度を低くする必要がある。

【0005】ところが、O。の導入量を少なくすると、 透光性酸化物導電膜であるITOのO原子の欠乏により 光の透過率が低下し、ターゲット中のO2濃度も低下す るので、ターゲットの寿命は短くなってしまう。さら に、透光性酸化物導電膜である I TOの成膜を低温で行 なうと膜質が低下し、たとえば室温で成膜した場合と2 ○○℃で成膜した場合とで比較すると、室温成膜の方が 抵抗値が5倍程度高く、エッチングにおいてはエッチン グ速度が速くなり均一性も悪くなる問題を有している。 【0006】本発明は、上記問題点に鑑みなされたもの で、フォトリソグラフィ工程を増やすことなく、ソース 抵抗およびドレイン抵抗を低くした液晶表示装置を提供 することを目的とする。

[0007]

【課題を解決するための手段】本発明は、絶縁性基板上 に形成される第1の導電膜のゲート電極、このゲート電 極を被覆するゲート絶縁膜、このゲート絶縁膜の上に形 成された半導体層と、少なくとも一部が酸化されても導 雷性を有し前記半導体層上方に形成された第2の導電 膜、この第2の運雷膜に接続され、透光性酸化物運雷膜を 含むドレイン電極および表示画素電極と一体に形成され、 るソース電極とを備えた薄膜トランジスタを有するアレ イ基板と、このアレイ基板に対向して設けられる対向基 板と、前記アレイ基板および対向基板間に配設される液 品とを具備したもので、半導体層および透光性酸化物薬 雷騨の間に介在する第2の漢雷聯は 酸化されても漢電 性を有する材料により形成されるため、透光性酸化物準 電膜の成膜時に第2の導電膜が酸化されても半導体層お よび透光性酸化物準電膜の間の第2の準電膜に絶縁層が 形成されることがなくなり、ソース抵抗およびドレイン 抵抗が低下する。

[0008]

【発明の実施の形態】以下、本発明の液晶表示装置の一 実施の形態を図面を参照して説明する。

【0009】図1に示すように、絶縁性基板としてのガ ラス基板1の一主面上に、モリブデン・タンタル(Mo -Ta)の第1の導電膜であるゲート電極2が形成さ れ. このゲート電極2は図示しないゲート配線と一体的 に形成され、このゲート配線には外部回路との接続用に ゲート線引き出し部が形成されている。

【0010】また、ゲート電極2を覆うようにガラス基

板1上には、アモルファス酸化シリコンのゲート絶縁戦 3が形成され、ゲート電艦2の近傍のゲート絶縁戦3の 上部にはアモルファスシリコンなどの半導体層4が形成 されている。さらに、ゲート電極2の上方の半導体層4 上には、アモルファス陰化シリコンの半導体保護層5が 形成されている。

【0011】そして、半薄体層4の半薄体体認層5の両側には、りん(P)原子などを多量にドーピングしたア モルファスシリコンなどからなる n¹ 型低低低半薄体層 6、第2の薄電限としてのモリブデン(Mの)のモリブ デン層7、透光性酸化物薄電限としてのITO(Indium Tin Oxide)のITO層8、および、第3の薄電限とし てのモリブデン層9が積層形成されている。また、n⁴ 型低低低性準低偏低でソースコンタクト関級が研究さ

れ、n、型低低抗半導体層のでドレインコンタクト領域が形成され、半導体保護層5の一端側のモリブデン層7。
、 T O 層8aおよびモリブデン層9aにて、ソース電転10。が形成され、半導体保護層5の他端側のモリブデン層7b、I T O 層8bおよびモリブデン層9hにて、ドレイン電極10b が形成され、マトリクス状に消滅トランジスタ11が形成されている。なお、F レイン電極10b には図示しない信予機が一体に形成されている。

【0012】また、ITO層8のソース電極10a と連続 して表示画素電極8cが形成され、この表示画素電極8cは 薄膜トランジスタ11に対応してマトリクス状に配設され

【0013】さらに、これら表面に窒化シリコンなどの 保護膜12が形成され、マトリクスアレイ基板13が形成さ れている。

【〇〇14】一方、絶縁性基板としてのガラス基板21上 に図示しないブラックマトリクスが形成されたカラーフ ィルタ22および I TOの対向電優23が積層形成され、対 向基板24が形成されている。

【0015】そして、マトリクスアレイ基板13および対 向基板24の対向する面にはそれぞれポリイミド膜31,32 が設けられ、反対面には偏光板33,34が貼着されてい ス

【0016】さらに、マトリクスアレイ基板13および対 向基板24は貼着されて、これらマトリクスアレイ基板13 および対向基板24間には、液晶35が封入挟持されてい 2

【0017】次に、上記実施の形態の製造工程について 説明する。

【0018】まず、図2に示すように、ガラス基板1の 一主面上に厚さ1000~3000オングストロームの モリブデン・タンタルの第10時電照を成版し、フォト リソグラフィ工程によりゲート電極2および図示しない ゲート配線を形成する。次に、これらゲート電極2およ ゲゲート電線を設置するように、プラズマCVD法など により厚を2000~4000オングストロームのアモ ルファス酸化シリコンのゲート総緑酸3、厚さ200~3000オングストロームのアモルファスシリコンの半棒体層4、厚さ100~3000オングストロームのアモルファス発化シリコンの半棒体保護限5を順次成敗する。そして、ゲート電療2の上方でチャネルとなる半準体層4上比外の半準体保護原5をフォトリングラフエ保により除去する。さらに、厚さ200~700オングストロームのP原子などを多量にドーピングしたアモルファスシリコンのn・型低炭坑半導体層6を成敗す

【0019】また、図3に示すように、n・型低低抗半導体層6上に、スパッタリング法により順厚100~1 の0カナンストロームのモリブデン屋7を洗削する。 【0020】さらに、図4に示すように、薄膜トランジスタ11の形成領域のモリブデン層7から半導体層4までをフォトリングラフィ工程により島状に形成し、外部回路と接続用のゲート練引を出し部も形成する。

【0021】また、図5に示すように、スパッタリング 法により厚さ300~1500オングストロームのIT の層を免験する。ここで、スパッタガスにはアルゴン (Ar)と酸素(O。)の混合ガスを用いているのでモ リブデン層ではその表面であるITの層を接触してい る部分から酸化されるが、モリブデンの酸化物は壊電性 を有するため、ITO層8との間での接触抵抗が低く、 良好なオーム性接触を形成する。すなわち、モリブデン 個下のモリブデン (Mo)と n'型低抵抗半導体層6の n'ーaーSiとの接触特性が良好なオー人性を示し、トランジスタ特性に対して影響を与えない、次に、IT の層8上に厚さ2000~4000オングストロームの モリブデン層9を破膿する。

【0022】さらに、図6に示すように、フォトリソグ ラフィ工程により1 T O 層ね。88およびモリブデン層 9、9%を形成し、これら1 T O 層ね。88およびモリブデン層9a、9%を形成し、これら1 T O 月8a、88およびモリブデン層7a、7bをエッチングし、ソース電極10a、ドレイン電極10a および表示 画素電極8cを形成し、さらにエッチングによりn・型低 抵抗半導体順6a、60を分差形波する。

【0023】また、図7に示すように、表示画素電極8c 上のモリプデン欄7をフォトリソグラフィ工程により除 去する。なお、表示画素電極8c上のモリプデン屋7の除 去は、図1に示す保護膜12を形成した後、この保護膜12 をマスクとして除去してもよい。

【0024】そして、図1と示すように、保護機12を形成してマトリクスアレイ基板13が完成する。このマトリクスアレイ基板13が完成する。このマトリクスアレイ基板13および対向基板24階を設った。 でトリクスアレイ基板13および対向基板24階に流 ならマトリクスアレイ基板13および対向基板24間に流晶 35を封入其株して流晶表示表板が完成する。

【0025】上記実施の形態によれば、モリブデン層7

a、 かのモリブデンのみならず、このモリブデンの酸化物(Moo。) も郷電性を有するので、1 TO関係。かをモリブデン関係。 加上に形成する際にモリアデンが酸化されて酸化脱が形成されても、ソース抵抗およびドレイン抵抗が上昇せず、トランジスタの特性の低下を防止でき、特に酸化膜の限原方向の抵抗値が20kの以下であれば特性に思影響を与えない。また、このように酸化脱が形成されても従来と比較してフェトリングラフィ工程を増やすことなく、透光性酸化物等電膜である1 TO 層名の破塵体件の変更必要ない。

【0026〕こで、n・型低抵対半線体層a、663法 び1丁〇層sa、86間に位置するモリブデン層sa、70など の第2の薄電限が解化された場合の溶膜トラシジスタの 特性の低下について、図8を参照して説明する。なお、 Rx は、第2の導電の膨化物の抵抗のチャネル抵抗に 対する比単を奏起じいる。そして、溶膜トラジスタの 特性の低下について移動度の低下に基づき準断すると、 Rx が2%、10%および30%の場合、移動度はそれ ぞれ4%、12%および30%になる。

【0027】また、シミュレーションの結果、移動度が 5%以上低下した場合、開口率や駆動電圧に対する影響 が大きくなり、デバイス設計上好ましくなく、したがっ て、Rxを2%程度に知える必要がある。

【0028】たとえば、n+型低抵抗半導体層6a,6bの 薄膜トランジスタ11のチャネル抵抗は、n+型低抵抗半 導体層6a、6bそのものの移動度あるいは薄膜トランジス タ11のサイズによるが、一般的には1MΩ程度であるた め、第2の導雷膜であるモリブデン層7a、7bの酸化膜と なる酸化モリブデン (MoO。) の膜厚方向の抵抗値を 20kΩ以下にしなければならない。すなわち、化成ス パッタ法で形成される酸化モリブデンの抵抗率は1×1 0-4~2×10-3Ωcmであり、酸化膜の厚さが100 0オングストローム、ソースコンタクト領域およびドレ インコンタクト領域となるn 型低抵抗半導体層6a, 6b との接触面積が5 µm2 の場合でも、酸化膜の抵抗値は 0.01Ωと十分に低い抵抗値になる。したがって、従 来のように第2の導電膜にチタン(Ti)を用い、酸化 膜として酸化チタンが形成された場合、抵抗率は108 Ω c m も あり、 膜厚が 1 O オングストローム、 接触面積 が $50 \mu m^2$ の場合、抵抗値は $400 k \Omega$ になり、薄膜 トランジスタ11の特性が大きく低下するのに比べて、モ リブデンを用いた場合の方が特性の低下を小さくでき

【0029】なお、第2の溥電駅はモリブデンのみに限 らず、スズ、亜鉛、これらモリブデン、スズあるいは車 創を主張分とさ尋電駅、モリブデンおよびモリブデン の酸化限の積層限、スズおよびスズの酸化駅の積層限、 または、単鉛および亜鉛の酸化限の積層限でも同様の効 果を得ることができる。

【0030】また、酸化膜の形成は、スパッタリングで

成膜する方法や、膜厚方向に一部酸化する方法などで行 なえば良く、種類膜とした場合も単層の場合と同様にエ ッチングが可能なので、エッチング工程が複雑になるこ とはない。

【0031】さらに、ゲート絶縁膜3としては、アモルファス酸化シリコンに限らずアモルファス壁化シリコン を用いても、同様の効果を得ることができる。

【0032】また、第3の導電膜としてのモリブデン層 に代えて、アルミニウム(A1)を用いても同様の効果 を得ることができる。

[0033]

【発明の効果】本発明によれば、半導体層および透光性 酸化物等延限の間に介在する第2の薄電限は、酸化され たも薄電性を有する材料により形成されるため、透光性 酸化物等電限の成膜時に第2の薄電膜が最化されても半 導体層および透光性酸化物等電膜の間の第2の導電膜に 絶縁層が形成されることがなくなり、ソース抵抗および ドレイン抵抗が低下し、トランジスタの特性の低下を防 ルできる。

【図面の簡単な説明】

【図1】本発明の液晶表示装置の一実施の形態を示す断面図である。

【図3】同上液晶表示装置の図2の次の製造工程を示す 断面図である。

【図4】同上液晶表示装置の図3の次の製造工程を示す 断面図である。

【図5】同上液晶表示装置の図4の次の製造工程を示す 断面図である。

【図6】同上液晶表示装置の図5の次の製造工程を示す 断面図である。

【図7】同上液晶表示装置の図6の次の製造工程を示す 断面図である。

【図8】第2の導電膜の酸化物の抵抗のチャネル抵抗に 対する比率毎のドレイン電流およびゲート電圧の関係を 示すグラフである。


【符号の説明】


- 絶縁性基板としてのガラス基板
- 2 第1の導電膜としてのゲート電極
- 3 ゲート絶縁膜
- n * 型低抵抗半導体層
- 7 第2の導電膜としてのモリブデン層
- 8 透光性酸化物導電膜としてのITO層

マトリクスアレイ基板

- 8c 表示画素電極
- 10a ソース電極
- 10b ドレイン電極
- 24 対向抵板
- 35 液晶

13





フロントページの続き

(72)発明者 三浦 靖憲 神奈川県横浜市磯子区新杉田町8 株式会 社東芝横浜事業所内 (72) 発明者 カッカド ラメシュ 神奈川県横浜市磯子区新杉田町 8 株式会 壮東芝横浜事業所内